Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

L11: Entry 11 of 43

File: JPAB

Apr 23, 1996

PUB-NO: JP408106791A

DOCUMENT-IDENTIFIER: JP 08106791 A

TITLE: METHOD OF DRIVING SEMICONDUCTOR MEMORY

PUBN-DATE: April 23, 1996

INVENTOR-INFORMATION:

NAME

COUNTRY

KOTAKE, YOSHINORI
ASAI, AKIRA
OKUDA, YASUSHI
MORI, TOSHIKI
NAKAO, ICHIRO

ASSIGNEE-INFORMATION:

NAME.

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

APPL-NO: JP06238758

APPL-DATE: October 3, 1994

INT-CL (IPC): G11 C 16/06; H01 L 27/115; H01 L 21/8247; H01 L 29/788; H01 L 29/792

ABSTRACT:

PURPOSE: To obtain a method which allows the reading of memory contents of a \underline{NOR} type non-volatile memory with a lower voltage and a lower power consumption.

CONSTITUTION: Source wires S1-Sm are arranged parallel with word wires W1-Wm with respect to a memory array where NOR type non-volatile memory cells (T11)-(Tmn) are arranged in a matrix. When memory contents of the memory cells are read out, potentials of bit wires B1-Bn are set lower than that of a selected source wire. By this method, the lowering of the threshold voltage of the memory cells attributed to a drain voltage of a transistor is checked to prevent erroneous reading owing to action of a non-selection memory cell. This also eliminates charging or discharging by reading memory cells arranged on a common word wire in a batch thereby enabling the lowering of power consumption and further allows the expanding of the margin of variations in the threshold voltage of the memory cells.

COPYRIGHT: (C) 1996, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-106791

(43)公開日 平成8年(1996)4月23日

技術表示箇所

G11C 16/06 H01L 27/115

21/8247

G11C 17/00

520 A

309 K

審査請求 未請求 請求項の数11 OL (全 24 頁) 最終頁に続く

(21)出職番号

(22)出願日

特惠平6-238758

平成6年(1994)10月3日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 小竹 義則

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 浅井 明

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 奥田 寧

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 前田 弘 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体記憶装置の駆動方法

(57)【要約】

【目的】 低電圧、低消費電力でNOR型不揮発性メモ リの記憶内容を読み出す方法を提供する。

【構成】 NOR型不揮発性メモリセル (T11)~(T m)をマトリクス状に配置してなるメモリセルアレイに 対し、ソース線S1 ~Sm をワード線W1 ~Wmと平行 に設ける。メモリセルの記憶内容を読み出す際、ビット 線B1 ~Bn の電位を選択ソース線の電位よりも低く設 定する。この方法により、メモリセルのトランジスタの ドレイン電圧によるしきい値電圧の低下を抑制し、非選 択メモリセルの作動による誤読み出しを防止する。ま た、共通のワード線上に配置されるメモリセルを一括し て読み出すことで、充放電をなくし、消費電力を低減す ることができる。さらに。、メモリセルのしきい値電圧 バラツキのマージンを拡大することができる。



(51) IntCL*

識別記号

庁内整理番号

FΙ

【特許請求の範囲】

【請求項1】 少なくともゲート、ソース、ドレインか らなるトランジスタと容量部とを有する不揮発性メモリ セルを行列上に配列してなるメモリセルアレイと、上記 メモリセルアレイの行方向に配置された各トランジスタ のゲートに接続される複数のワード線と、上記メモリセ ルアレイの列方向に配置された各トランジスタのドレイ ンに接続される複数のビット線と、上記メモリセルアレ イの行方向に配置された各トランジスタのソースに接続 される複数のソース線と、上記ワード線を選択するため 10 のデコーダ回路と、上記ビット線を選択するためのデコ ーダ回路と、上記ソース線を選択するためのデコーダ回 路とを備えた半導体記憶装置の駆動方法であって、

上記複数のソース線のうち少なくとも1本のソース線を 上記デコーダ回路により選択し、

上記選択ソース線に接続されている上記不揮発性メモリ セルと同じアドレスのワード線を上記デコーダ回路によ り選択し、

上記選択ワード線の電位を所定電位に設定し、

上記ピット線の電位を第1電位に設定し、

上記選択ソース線の電位を上記第1電位よりも高い第2 電位に設定して、

上記選択ソース線及び選択ワード線に接続される少なく とも1つのメモリセルの記憶内容を読み出すことを特徴 とする半導体記憶装置の駆動方法。

【請求項2】 請求項1記載の半導体記憶装置の駆動方

上記メモリセルの記憶内容を読み出す際、上記第1電位 をほば接地電位にすることを特徴とする半導体記憶装置 の駆動方法。

【請求項3】 請求項1又は2記載の半導体記憶装置の 駆動方法において、

上記メモリセルの記憶内容を読み出す際、非選択ソース 線の電位を上記第1電位と等しく設定することを特徴と する半導体配憶装置の駆動方法。

【請求項4】 請求項1又は2記載の半導体記憶装置の 駆動方法において、

上記メモリセルの記憶内容を読みだす際、非選択ソース 線の電位をフローティングにすることを特徴とする半導 体記憶装置の駆動方法。

【請求項5】 請求項1.2.3又は4記載の半導体記 憶装置の駆動方法において、

上記メモリセルの記憶内容を読みだす際、上記選択ソー ス線に接続されている全ての上記不揮発性メモリセルを 一括で読み出すことを特徴とする半導体記憶装置の駆動 方法。

【請求項6】 請求項1,2,3又は4記載の半導体記 憶装置の駆動方法において

上記メモリセルの記憶内容を読みだす際、非選択ビット

体記憶装置の駆動方法。

【請求項7】 請求項1,2,3,4又は5記載の半導 体記憶装置の駆動方法において、

書き込みベリファイ動作又は消去ベリファイ動作におけ る読み出しを行う際には、選択ソース線の電位を上記読 み出し動作における選択ソース線の電位より低く設定す ることを特徴とする半導体記憶装置の駆動方法。

【請求項8】 請求項1,2,3,4,5,6又は7記 載の半導体記憶装置の駆動方法において、

上記不揮発性メモリセルとして、上記ソースと上記容量 部の間の容量結合比を上記ドレインと上記容量部の間の 容量結合比よりも大きくなるように形成された不揮発性 メモリセルを用いることを特徴とする半導体記憶装置の 駆動方法。

【請求項9】 請求項1,2,3,4,5,6又は7記 載の半導体記憶装置の駆動方法において、

上記不揮発性メモリセル内の上記メモリトランジスタと して、容量部がスプリットゲート構造を有するメモリト ランジスタを用いることを特徴とする半導体記憶装置の 駆動方法。

【請求項10】 請求項9記載の半導体記憶装置の駆動 方法において、

上記スプリットゲート構造を有する上記メモリトランジ スタの容量部は、上記メモリトランジスタのソース領域 とオーバーラップする領域を有することを特徴とする半 導体記憶装置の駆動方法。

【請求項11】 請求項1,2,3,4,5,6又は7 記載の半導体記憶装置の駆動方法において、

予め低しきい値状態におけるメモリセルのしきい値電圧 30 を負に設定しておき、

上記メモリセルの記憶内容を読みだす際、全てのワード 線を接地電位にすることを特徴とする半導体記憶装置の 駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性メモリとして 機能する複数のメモリセルからなるアレイ構造を有する 半導体記憶装置及びその駆動方法に関するものである。 [0002]

40 【従来の技術】従来より、不揮発性メモリを搭載した半 導体記憶装置として、例えば特開平5-28778 号公報や特 開平4-356797号公報、特開平4-15953 号公報に開示され るごとく、不揮発性メモリセルを構成するメモリセルの ソースに接続されているソース線にもソースデコーダを 接続するようにしたものが知られている。以下、図24 ~図28を参照しながら、従来の不揮発性メモリセルを 搭載した半導体記憶装置について説明する。 図24は従 来の半導体記憶装置のブロック回路図である。101は メモリセルアレイ、102はロウデコーダ回路、103 線の電位をフローティングにすることを特徴とする半導 50 はカラムデコーダ回路、104はソースデコーダ回路で

2

ある。図25は従来の半導体記憶装置のメモリセルアレ イ101の一部を示す回路図である。ここでT11~Tm は不揮発性メモリトランジスタ、W1 ~Wm はワード 線、B1~Bn はビット線、S1~Sm はソース線、S A1 ~SAn はセンスアンプ、ST1 ~STn は列選択 用トランジスタ、RD1~RDm はロウデコーダ、SD 1~SDm はソースデコーダである。 図25に示すよう に各メモリトランジスタT11~Tanはソース、ドレイ ン、ゲートからなり、このトランジスタT11~Tmのゲ ート下方に容量部(フローティングゲート)が配置され 10 て、不揮発性メモリセルが構成されている。そして、メ モリセルアレイ101は、各トランジスタT11~Tmを 内蔵するメモリセルをm行n列の行列状に配置して構成 されている。そして、第1行に配置されたトランジスタ T11~T1nのゲートはワード線W1 に、第2行に配置さ れたトランジスタT21~T2nのゲートはワード線W2 に、第m行に配置されたトランジスタTml~Tmmのゲー トはワード線Wm にそれぞれ接続されている。また、第 1行に配置されたトランジスタT11~T1nのソースはソ ース線S1 に、第2行に配置されたトランジスタT21~ 20 T2nのソースはソース線S2 に、第m行に配置されたト ランジスタTm1~Tmmのソースはソース線Sm にそれぞ れ接続されている。さらに、第1列に配置されたトラン ジスタT11~Tm1のドレインはビット線B1 に、第2列 に配置されたトランジスタT12~Tm2のドレインはビッ ト線B2 に、第n列に配置されたトランジスタT1n~T mのドレインはビット線Bn にそれぞれ接続されてい る。すなわち、ワード線W1 ~Wm とビット線B1 ~B n の交点にメモリトランジスタT11~Tmを配置するN OR型の構成である。ここでワード線W1 ~Wm とソー 30 ス線S1~Sm は同じ方向に延びて、ワード線W1~W m はロウデコーダRD1 ~RDm をハイしてなるロウデ コーダ回路102に、ソース線S1~Smはソースデコ ーダSD1 ~SDm を配置してなるソースデコーダ回路 104に接続される一方、ビット線B1 ~Bn はワード 線W1~Wm 及びソース線S1~Sm とは直交する方向 に延びてセンスアンプSA1 ~SAn を介してカラムデ コーダ回路103に接続される。そして、後述するよう に、各ピット線B1~Bn の一部位から各メモリトラン ジスタT11~Tmnを経て各ソース線S1 ~Sm に至る経 40 ず、非選択メモリセル (T12) を誤読み出しにはなら 路P11~Pmには、ゲートの電位がしきい値以上でドレ インーソース間の電位が所定以上のときに、容量部のメ モリ状態が"1"であれば電流が流れ、容量部のメモリ 状態が "0" であれば電流が流れないようになされてい

【0003】次に、図25を参照しながら、従来の半導 体記憶装置のデータ読み出し方法について説明する。E EPROMに代表される不揮発性半導体記憶装置ではメ モリトランジスタのしきい値を電気的に大きく変化させ ることで書き込みと消去が行なわれる。一般には、メモ 50 の製造工程において、不純物濃度のバラツキや各部の寸

リセルが読み出し電源電圧Vccより高しきい値電圧にあ る状態を"O"状態、メモリセルが読み出し電源電圧V ccより低しきい値電圧にある状態を"1"状態と言い、 以後そう呼ぶことにする。

4

【0004】例えばトランジスタT22を内蔵するメモリ セル(以下、メモリセル(T22)と記述する)を読みだ す場合について従来の読み出し方法を説明する。まず、 選択ワード線W2 を読み出し電源電圧Vcc (例えば5 V)にし、非選択ワード線W1、W3 を接地電位Vss (例えばOV)にする。同時に選択ソース線S2 を接地 電位Vssにし、非選択ソース線S1、Sm を読み出し中 間電位Vrm(例えば1V)又は読み出し中間電位Vrmに 保ったままフローティングにする。また、選択ビット線 B2 をセンスアンプを介してVrnにし、非選択ビット線 B1、Bn を接地電位Vss又は接地電位Vssに保ったま まフローティングにする。実際には、ビット線にはセン スアンプが接続されているため、ビット線の電位はVrm から僅かに変動するが、ここでは説明を簡単にするため に一定の電圧であるとする。また、非選択ソース線と非 選択ビット線をフローティングにする場合もあるとした が、説明を簡単にするために、非選択ソース線は読み出 し中間電位Vrm、非選択ビット線はVssとする。メモリ セル (T22) が "O" 状態ならばメモリセル (T22) は 電流を流さず、ビット線B2 には電流が流れない。メモ リセル (T22)が"1"状態ならばビット線 B2 からメ モリセル (T22) を通ってソース線S2 に電流が流れ る。ビット線B2 の電流の有無をセンスアンプで検知す ることでデータが読み出される。従来の不揮発性メモリ セルを搭載した半導体記憶装置では、例えば図19に示 すようにメモリセル (T22) と同じピット線 B2 に接続 されている非選択メモリセル (T12) が過剰に低しきい 値電圧状態で弱くデプレッション化していたとしても、 ソース線S1 の電位がVrmでありビット線B2 と同電位 であるため、ビット線B2 からS1 には電流は流れにく く、非選択メモリセル (T12) がよほど強くデプレッシ ョン化していない限り非選択メモリセル (T12)を誤読 み出しにはならず、読み出しマージンが広くなってい る。ソース線S1 をフローティングにする場合も同様 に、ビット線B2 からソース線S1 には貫通電流は流れ ず、読み出しマージンが広くなっている。 [0005]

【発明が解決しようとする課題】しかしながら、上記図 25に示すような従来の不揮発性メモリセルを搭載した 半導体記憶装置では、書き込みや消去動作をベリファイ 動作を行うことで制御してもメモリセルの特性のばらつ きが大きく、メモリセルをデプレッション化(しきい値 電圧がOV以下)してしまうことが考えられる。 すなわ ち、半導体記憶装置の高集積化に伴い、半導体記憶装置 法のバラツキによってしきい値にある程度のバラツキが 生じ、寸法などの誤差が大きくなり、バラツキを大きく する傾向にある。

【0006】さらに、不揮発性メモリトランジスタ (特 にスタック型のフローティングゲートを有する不揮発性 メモリトランジスタ) のしきい値電圧はドレイン電圧に 依存して変化するという特性がある。このことを図2 7、図28及び容量一電位基本関係式を使って説明す る。図27はスタック型フローティングゲート構造を有 するトランジスタの断面を概略的に示す。 図28 (a). (b)は、それぞれ試作したスタックフローテ ィングゲート構造を有する不揮発メモリトランジスタと 通常のMOSトランジスタとのドレイン電流 Id ーゲー ト電圧Vg 特性を示す。図27において、61はフロー ティングゲート、62はコントロールゲート、63はド レイン、64はソース、1は半導体基板を示し、便宜上 絶縁膜の図示は省略している。Cc はフローティングゲ ートーコントロールゲート間容量、Cd はフローティン グゲートードレイン間容量、Cs はフローティングゲー トーソース間容量、Cb はフローティングゲートー半導 20 体基板間容量、Vcgはコントロールゲート62への印加 電圧、Vfsはフローティングゲート61の電位、Vd は ドレイン電圧、Vs はソース電圧、Vb は半導体基板1 の電位である。図28(b)に示すように、通常のMO Sトランジスタではドレイン電圧Vd が0.1 Vと2.0 V とではしきい値電圧にほとんど差がないように、フロー ティングゲートから見たしきい値電圧VTfgはドレイン 電圧にほとんど依存せず一定である。一方、図27に示 すようにフローティングゲート61はドレイン63との 間で容量結合しており、ドレイン63に電圧Vdを印加 30 するとフローティングゲート61の電位Vfgが下記の容 量-電位基本関係式に示すごとく、rd Vd だけ(rd =Cd/Ct) 低下する。また、コントロールゲート62 から見たしきい値電圧VTcgはドレイン電圧Vd により rd Vd/rだけ低下する。その結果、図28(a)に示 すように、スタック型フローティングゲート構造を有す る不揮発性メモリトランジスタでは、ドレイン電圧Vd が0.1 Vの場合より2.0 Vの場合のほうがしきい値電圧 が約0.3 V (通常0.2 ~0.4 V) だけ低下している。

【0007】(容量-電位基本関係式)

Ct = Cc + Cd + Cs + Cb

r = Cc/Ct, rd = Cd/Ct, rs = Cs/Ct. rb = Cb/Ct

Vcg=(Vfg-rd Vd -rs Vs -rb Vb)/r つまりVfg=rVcg+rd Vd +rs Vs +rb Vb VTcg0 = (VTfg-rs Vs -rb Vb)/rVTcg=VTcg0 -rd Vd/r

以上のように、メモリセルアレイ内に配置される各不揮 発性メモリセルのしきい値は、製造工程における不純物

6 態によってもバラツキが生じ、全体としてある範囲内に 分布している。 図26は、このような各不揮発性メモリ セルにおけるしきい値分布状態を概略的に示す。機軸は 不揮発性メモリのしきい値、縦軸は度数を表わす。NO R型のメモリセルアレイでは誤読み出しが起こらないよ うに、ベリファイ動作等によって、しきい値電圧は高め に制御されており、予め各メモリセルのしきい値は、高 しきい値状態 ("0" 状態) では図26の実線A~B に、低しきい値状態 ("1"状態) では図26の実線C 10 ~Dにそれぞれ示す分布状態となるよう設定されてい る。また、読み出し動作では、すでに説明したように、 ドレイン電圧Vd に依存してしきい値電圧が低下する (0.2~0.4 V) ので、メモリセルのしきい値は、破線 $A'\sim B'$ 及び $C'\sim D'$ に示す分布状態となる。 【0008】一方、低しきい値状態においては、センス アンプの感度やメモリセルの相互コンダクタンスにもよ るが、メモリセルのコントロールゲートに読みだし電圧 Vccの最小値Vccmin を印加した時に流れる読みだし電 流(約50μ A以上)を確保するために、メモリセルのし きい値はVccmin よりも約1.0V程度は低くしなけれ ばならない(図26の点B′参照)。また、NOR型の メモリセルアレイでは、非選択メモリセルによる誤読み 出しが生じないように、1本のビット線に接続されてい る非選択メモリセルのリーク電流の総和が読みだし電流 (約50µA以上)より十分小さくなければならず、低し きい値状態のメモリセルのしきい値電圧は約0.5 V以上 でなければならない (図26の点A′参照) 以上のように、低しきい値状態においては、例えばVcc が3.0 VでVccmin が2.7 Vの場合には、図26の点 A'~点Bの間の電位差を1.2 V以下にしなければなら ず、ドレイン電圧によるしきい値の低下を0.2 ~0.4 V と仮定すると、ベリファイ動作等によるしきい値分布 (A~B)の幅は1.0 V以下にしなければならない。以 上にのべた数値は最小限必要な数値であり、実際の不揮 発性メモリにおいてはベリファイ動作の制御マージンを 考慮にいれる必要がある。したがって、不揮発性メモリ のしきい値の分布状態の制御は低しきい値状態において 特に厳しさが要求される。しかも、高集積化されると、 発熱を抑制する必要があるなどの点から消費電力の低減 を図るべく、半導体記憶装置の動作電圧は低電圧化され る傾向にある。このため、読みだし電圧Vccが低くなる と、益々しきい値分布の制御を厳しくする必要が生じ る。例えば読みだし電圧Vccが3.0 V程度になると、ド レイン電圧によるしきい値の低下さえも無視できない。 かかる原因が重なって、半導体記憶装置の一部のメモリ セルに過剰にデプレッション化が生じる確率が高くなっ ている。

【0009】一方、高しきい値状態のメモリセルは読み だし電圧Vccの最大値Vccmax を印加した時にもOFF **濃度の不均一な分布のみならず、各部への電圧の印加状 50 状態でなければならない。このため、そのリーク電流は** 読みだし電流(約50μA以上)より十分小さくしなけれ ばならず、Vccmax よりも約0.5 V程度以上高くしなけ ればならない (図26の点C′参照)。 高しきい値状態 のメモリセルはこれ以外に厳しい制限条件はないので、 読みだし動作のみを考慮する場合においては、しきい値 電圧が高いほど有利であり、しきい値電圧の制御マージ ンは大きくなる。

【0010】なお、書き込み動作や、書き込み・消去回 数の向上を考慮すると、高しきい値状態といってもでき る限りしきい値電圧を低くするのが好ましい。しかし、 読みだし動作のみを考慮する場合には、しきい値を低く する必要はない。本発明は読みだし動作に関するもので あるため、ここでは高しきい値状態のメモリセルは、し きい値電圧が高いほど有利であると仮定している。

【0011】図25に示したような従来の不揮発性メモ リセルを搭載した半導体記憶装置の読み出し方法では、 メモリセルのドレインに接続される選択ビット線に読み 出し中間電位を印加しているので、選択ビット線に接続 されている非選択メモリセルのしきい値電圧をも低下さ せてしまい、過剰にデプレッション化する可能性が生じ 20 る。特に、図25に示すメモリセル (T12) やメモリセ ル (Tm2) ではドレインだけでなくソースにも読み出し 中間電位を印加しており、基板バイアス効果によりフロ ーティングゲートから見たしきい値電圧は上昇するが、 読み出し中間電位が1.0 Vでは基板バイアス効果は約0. 1 V程度であり、ソース電圧Vs によるしきい値電圧の 低下によって打ち消されてしまい、コントロールゲート から見たしきい値電圧はより一層低下する。

【0012】以上のような原因により、例えば図25に 示す選択ビット線B2 に接続された非選択メモリセル (T12) が過剰にデプレッション化しているときに、低 しきい値状態のメモリセル (T22) を読みだす場合、ビ ット線B2 に電流が流れビット線B2 の電位がわずかに 低下する。そのとき読み出し中間電位のソース線S1 か らメモリセル (T12) を通してビット線B2 に電流がな がれ、ビット線B2 の電位を読み出し中間電位に戻して しまう。ビット線B2 の電位が変化しなければビット線 B2 に接続しされているセンスアンプSA2 は低しきい 値状態のメモリセル (T22) を高しきい値状態であると 判断し、誤読み出しになるおそれがある。また、読み出 40 しの高速化を図るために必要である相互コンダクタンス の向上も困難である。

【0013】本発明の第1の目的は、読み出しの際に非 選択メモリセルにおけるしきい値電圧低下を防止するこ とにより、誤読み出しを防止することにある。

【0014】また、本発明の第2の目的は、読み出しの 際における非選択ソース線の充放電を防止することによ り、消費電力の低減を図ることにある。

【0015】さらに、本発明の第3の目的は、誤読み出

高速化を図ることにある。

[0016]

【課題を解決するための手段】上記各目的を達成するた めに、本願では請求項1~11の発明に示される手段を 講じている。

8 .

【0017】具体的に請求項1の発明の講じた手段は、 少なくともゲート、ソース、ドレインからなるトランジ スタと容量部とを有する不揮発性メモリセルを行列上に 配列してなるメモリセルアレイと、上記メモリセルアレ 10 イの行方向に配置された各トランジスタのゲートに接続 される複数のワード線と、上記メモリセルアレイの列方 向に配置された各トランジスタのドレインに接続される 複数のビット線と、上記メモリセルアレイの行方向に配 置された各トランジスタのソースに接続される複数のソ ース線と、上記ワード線を選択するためのデコーダ回路 と、上記ビット線を選択するためのデコーダ回路と、上 記ソース線を選択するためのデコーダ回路とを備えた半 **導体記憶装置の駆動方法として、上記複数のソース線の** うち少なくとも1本のソース線を上記デコーダ回路によ り選択し、上記選択ソース線に接続されている上記不揮 発性メモリセルと同じアドレスのワード線を上記デコー グ回路により選択し、上記選択ワード線の電位を所定電 位に設定し、上記ビット線の電位を第1電位に設定し、 上記選択ソース線の電位を上記第1電位よりも高い第2 電位に設定して、上記選択ソース線及び選択ワード線に 接続される少なくとも1つのメモリセルの記憶内容を読 み出す方法である。

【0018】請求項2の発明の講じた手段は、請求項1 の発明において、上記メモリセルの記憶内容を読み出す 際、上記第1電位をほぼ接地電位にする方法である。

【0019】請求項3の発明の講じた手段は、請求項1 又は2の発明において、上記メモリセルの記憶内容を読 み出す際、非選択ソース線の電位を上記第1電位に設定 する方法である。

【0020】請求項4の発明の論じた手段は、請求項1 又は2の発明において、上記メモリセルの記憶内容を読 みだす際、非選択ソース線の電位をフローティングにす る方法である。

【0021】請求項5の発明の講じた手段は、請求項 1, 2, 3又は4の発明において、上記メモリセルの記 **(位内容を読みだす際、上記選択ソース線に接続されてい** る全ての上記不揮発性メモリセルを一括で読み出す方法 である。

【0022】請求項6の発明の講じた手段は、請求項 1, 2, 3又は4の発明において、上記メモリセルの記 **徳内容を読みだす際、非選択ピット線の電位をフローテ** ィングにする方法である。

【0023】請求項7の発明の講じた手段は、請求項 1.2,3,4又は5の発明において、書き込みベリフ しの防止や消費電力の低減を図りつつ、読み出し動作の 50 ァイ動作又は消去ベリファイ動作における読み出しを行 う際には、選択ソース線の電位を上記読み出し動作における選択ソース線の電位より低く設定する方法である。【0024】請求項8の発明の講じた手段は、請求項1、2、3、4、5、6又は7の発明において、上記不揮発性メモリセルとして、上記ソースと上記容量部の間の容量結合比を上記ドレインと上記容量部の間の容量結合比よりも大きくなるように形成された不揮発性メモリセルを用いる方法である。

【0025】 請求項9の発明の講じた手段は、請求項 1,2,3,4,5,6又は7の発明において、上記不 10 揮発性メモリセル内の上記メモリトランジスタとして、 容量部がスプリットゲート構造を有するメモリトランジ スタを用いる方法である。

【0026】請求項10の発明の講じた手段は、請求項9の発明において、上記スプリットゲート構造を有する上記メモリトランジスタの容量部に、上記メモリトランジスタのソース領域とオーバーラップする領域を設けておく方法である。

【0027】請求項11の発明の講じた手段は、請求項1,2,3,4,5,6又は7の発明において、予め"1"状態のメモリセルのしきい値電圧を負に設定しておき、上記メモリセルの記憶内容を読みだす際、全てのワード線を接地電位にする方法である。

[0028]

【作用】以上の構成により、各請求項の発明では、下記の作用が得られる。

【0029】請求項1又は2の発明によれば、不揮発性メモリセルを行列上に配列したメモリセルアレイ構造を有する半導体記憶装置において、メモリセルの記憶内容を読みだす際、ビット線の電位が選択ソース線の電位よ 30 りも低く設定されるので、選択ビット線に接続される各非選択メモリセルにおいて、ドレイン電圧に依存するしきい値電圧の低下が抑制される。したがって、非選択メモリセルの誤差動による誤読み出しが抑制されることになる。

【0030】請求項3の発明では、請求項1の発明の作用に加え、非選択ソース線はビット線の電位に等しいから、非選択メモリセルがデプレッション化していても非選択ソース線からビット線へはほとんど電流は流れない。したがって、誤読み出しが確実に防止されることに 40 なる。

【0031】請求項4の発明では、記憶内容の読み出しの際、非選択ソース線がフローティングに保持されるので、ソース線における充放電が抑制され、その分消費電力が少なくなる。

【0032】 請求項5の発明では、選択ソース線上のすべてのメモリセルが一括して読み出されるので、読み出し始動時に電圧が印加されるのは選択ソース線と選択ワード線のみであり、充放電による電力の消費が極めて少なくなり、消費電力がさらに低減されることになる。

【0033】請求項6の発明では、メモリセルの読み出しの際、非選択ビット線の電位がフローティングになるので、ビット線上への充放電による電力の消費が抑制されることになる。

10

【0034】請求項7の発明では、ベリファイ時の読み出し動作のソース電圧を通常の読み出し動作のソース電圧より低くすることにより、ベリファイ時においてはしきい値は高めに制御され、通常の読み出し動作ではしきい値が低めに制御される。したがって、非選択メモリセルはしきい値電圧は高いままであるが、選択メモリセルは読み出し動作に適したしきい値電圧にすることが可能であり、ベリファイ時の"1"状態のしきい値電圧の上限を高く設定することができ、半導体記憶装置のしきい値の設計マージンを大きくとることが可能になる。

【0035】請求項8の発明では、ソース電圧によるしきい値電圧の低下が大きくなる構造となっているので、ソース電圧をソフトライトが起こらない程度に高電圧に設定しておくことが可能になり、メモリセルの相互コンダクタンスを大きくして読み出し動作を高速にすること ができる。

【0036】請求項9又は10の発明では、不揮発性メモリセルにスプリットゲート構造でソース側にフローティングゲートを設けたメモリトランジスタを用いる構成になっているので、フローティングゲートのソース側の容量結合比は大きくドレイン側の容量結合比は殆ど0になっており、ソース電圧によるしきい値電圧低下を大きくできる

【0037】請求項11の発明では、読み出し電圧を接 地電圧に設定して、メモリセルの記憶内容の読み出しが 行われるので、読み出し時におけるワード線の電位の変 動がなく、消費電力がさらに低減される。

[0038]

【実施例】以下、本発明の各実施例について、各々図面を参照しながら説明する。

【0039】 (第1実施例) 以下、本発明における第1 実施例の半導体記憶装置の駆動方法について、図1~5 を参照しながら説明する。本実施例における半導体記憶 装置のブロック回路図は図24に示した従来の不揮発性 半導体記憶装置のブロック回路図と同一であり説明は省 略する。また、図1に示す半導体記憶装置のメモリセル アレイの構造自体は、図25に示した従来の不揮発性半 導体記憶装置のメモリセルアレイの構造と同一である。 すなわち、各トランジスタT11~Tmを内蔵するメモリ セルをm行 n列の行列状に配置して構成され、メモリセ ル (T11)~ (Tmn)、ワード線W1 ~Wm 、ビット線 B1 ~Bn 、ソース線 S1 ~Sm 、各列選択用トランジ スタST1 ~STn、センスアンプSA1 ~SAn、ロ ウデコーダRD1 ~RDa、カラムデコーダ、ソースデ コーダSD1~SDn の構造と配置関係は、従来例にお 50 ける図25に示す構造と同じである。なお、センスアン プは全てのビット線B1~Bn に配置されている。 【0040】図1を参照しながら、本実施例における読 み出し方法について説明する。ここでは、共通のワード 線W2 及びソース線S2 に接続されるメモリセル (T2 1)~(T2m)を一括に読み出す場合について説明する ものとし、メモリセル (T11) と (T12) はデプレッシ ョン化していると仮定する。選択ワード線W2 の電位を 読み出し電源電圧Vcc (例えば5V) に設定し、非選択 ワード線W1,…,Wmの電位を接地電位Vss (例えば OV) に設定する。同時に選択ソース線S2 の電位を読 10 み出し中間電位Vm(例えば1V)に設定し、非選択ソ ース線S1,…,Smの電位を接地電位Vssに設定す る。また、すべてのビット線B1 ~Bn の電位をセンス アンプを介して接地電位Vssに設定する。実際には、ビ ット線B1 ~Bn にはセンスアンプが接続されているた め、ビット線B1 ~Bn の電位は接地電位Vssから僅か に変動するが、ここでは説明を簡単にするために、ビッ ト線B1 ~Bn の電位は一定の電圧 (接地電位Vss)で あるとする。

【0041】以上のように読みだし動作における各部の 20 電位を設定すると、例えば、メモリセル (T22)が "O" 状態 (高しきい値状態) ならばメモリセル (T2 2) は作動せず電流を流さない。 また、 メモリセル (T1 2) は過剰にデプレッション化しているが、ビット線B2 と非選択ソース線S1 の電位が同じ(接地電位Vss) であるためメモリセル (T12) には電流が流れない。し たがって、ビット線B2 には電流が流れずメモリセル (T22)が"O"状態にあることを検知できる。一方、 例えば、メモリセル (T21) が"1" 状態 (低しきい値 状態)ならばメモリセル (T21)が作動して電流が流 れ、ビット線B1 には電流が流れメモリセル (T21)が "1" 状態にあることを検知できる。 ここで、 メモリセ ル (T11) はデプレッション化しているが、メモリセル (T21)が作動して流れた電流がメモリセル (T11)が 配置されている経路P11を経てソース線S1 に流れ出て しまわない程度にメモリセル (T11) のしきい値電圧は 制御されている。

【0042】したがって、本実施例の読みだし方法では、ワード線W2とソース線S2のみに読み出し用の電位を印加するだけで、メモリセル(T21)~(T2m)を一括に読み出すことができる。その場合、従来の不揮発性メモリセルを配置した半導体記憶装置の読みだし動作に比べ、読み出し頻度が多い場合やベリファイ時の読み出し動作では充放電する配線が少ないので、低消費電力化できる。

【0043】また、ビット線と非選択ソース線とは接地電位Vssに設定されているため、非選択メモリセルにおけるドレイン電圧によるしきい値低下はなく、ドレイン電圧によるしきい値低下に起因する誤読み出しは起こらない。

12 【0044】なお、上記読みだし動作では、選択ソース 線に読み出し中間電位 Vrmが印加されるので、ソース電 圧による選択メモリセルのしきい値低下が生じる。しか し、選択メモリセルが"1"状態ならば問題はなく、む しろメモリセルの作動電流が増加して読み出しが高速に なる。さらに、ソースに印加する読み出し中間電位Vrm を上記実施例よりも少し高めにすればメモリセルの相互 コンダクタンスを大きくでき、読み出しをより高速にで きる。一方、選択メモリセルが"0"状態(高しきい値 状態) ならばソース電圧による選択メモリセルのしきい 値低下が起こり、電流を流してしまうことが考えられる が、"0"状態のメモリセルのしきい値電圧の下限を十 分高く設定し、ソース電圧によってしきい値低下しても 電流が流れないようにすることができる。NOR型の不 揮発性メモリでは"0"状態のしきい値電圧には下限は 設けられているが上限は特に設けられていず、特性バラ

【0045】また、上記実施例の読み出し方法では、選択ワード線に接続されるすべてのメモリセルのデータを読みだす一括読み出しを行っているが、1つのメモリセルの読み出しを行うことも可能である。例えばメモリセル(T22)を読み出しを行う場合には、各ワード線W1~Wm,ソース線S1~Smの電位は上記図1に示す電位とし、選択ビット線B2の電位は例えば接地電位Vss(0 V)にする一方、非選択ビット線B1,B3~Bnと電圧供給源との間をOFFして電位をフローティングにすればよい。その場合にも、従来の読み出し方法と異なり、選択ビット線B2の電位が接地電位Vssと低いので、しきい値電圧の低下が抑制され、"誤読み出しを防止することができる。ただし、上記実施例のように、選択ワード線の一括読み出しを行う場合、無駄な充放電がないので、消費電力を低減し得る利点がある。

ツキに余裕があることが知られている。

【0046】なお、"0"状態のメモリセルのしきい値 電圧の下限を十分高く設定し、ソース電圧によってしき い値低下が生じても電流が流れないように子め設定して おき、読み出し時にソース電圧による選択メモリセルの しきい値低下を大きくするように選択ソース線の電位を 設定すれば、"1"状態(低しきい値状態)のメモリセ ルの作動電流が増加して読み出しを高速にできる。この ような条件は、フローティングゲートとソースの容量結 合比を大きくして、ソース電圧をソフトライトが起こら ない程度に高くすることで実現できる。フローティング ゲートとソースの容量結合比を大きくする構造として は、図2または図3に示すような構造がある。図2及び 図3において、1は半導体基板、2はゲート絶縁膜、3 はフローティングゲート電極、4は容量絶縁膜、5はゲ ート電極、8はドレイン領域、9はソース領域である。 そして、図2に示す例では、ソース領域9とドレイン領 域8とが非対称でソース領域9の方がフローティングゲ 50 ート3の直下の領域に大きくオーバーラップしている。

また、図3に示す例では、スプリットゲート構造となっており、フローティングゲート3がソース領域9の側に 偏って位置している。

【0047】また、"0"状態のメモリセルのしきい値 電圧の下限は、例えば書き込み消去動作の条件により十 分高く設定できない場合も考えられ、その場合にはソー ス電圧による選択メモリセルのしきい値低下は好ましく ない。そこでフローティングゲートーソース領域間の容 量結合比をほとんどのにする構成を適用すればソース電 圧によるメモリセルのしきい値低下はほとんど起こらな い。そのためには、図4に示すようにソース領域9とフローティングゲート電極3の直下の領域との間に半導体 基板1と同じ導電型のオフセット領域29を備えた構造 としてもよい。ただし、同図において、28はサイドウォールである。

【0048】さらに、図は省略するが、図3に示すようなスプリットゲート構造にして、フローティングゲートがドレイン側に位置しているものでもよい。

【0049】なお、上記第1 実施例の駆動方法では選択 ソース線の電位を読み出し中間電位 Vrm (例えば1 V) に設定したが、選択ソース線の電位は読み出し電源電圧 Vccとしてもよい。

【0050】さらに、上記第1実施例の駆動方法では選択ビット線の電位をセンスアンプを介して接地電位Vss に設定したが、センスアンプがリファレンス電位を必要とする場合には選択ビット線の電位を接地電位Vssより大きく選択ソース線の電位より小さくしてもよい。

【0051】なお、本実施例の不揮発性メモリにはフローティングゲートを備えたものを用いたが、MNOS (metal nitride oxide semiconductor)型メモリセル 30 などに代表されるMOSトランジスタのチャネル領域上の絶縁膜に電子を注入して、しきい値電圧を変化させるタイプの不揮発性メモリトランジスタを用いてもよい。【0052】次に、本実施例におけるベリファイ方法について、図5を参照しながら説明する。図5はメモリセルのしきい値電圧分布の概略図を示しており、横軸は不揮発性メモリのしきい値、縦軸は度数を示す。一般的にNOR型の不揮発性メモリでは"1"状態に遷移する書き込み又は消去動作においてベリファイを行なう。ここでもメモリセルが"1"状態に遷移する動作においてベリファイを行なう場合について述べる。

【0053】一般的に、ベリファイ動作では、メモリセルが"1"状態に遷移するバイアス条件で徐々に遷移するようパルス印加し、その都度所望のメモリセルをセンスアンプで検知して"1"状態になっているかを確認する。所望のメモリセルが"1"状態になっていれば書き込み又は消去動作を終了し、所望のメモリセルが"1"状態になっていなければ再度パルス印加し、所望のメモリセルをセンスアンプで検知することを繰り返す。本実施例では所望のメモリセルをセンスアンプでの検知は、

既に図1で説明した読み出し方法と同様の方法にて行なうが、ベリファイ時には、選択ソース線の電圧をセンスアンプで検知できる程度に、できるかぎり低くする(例えば0.5 V)。本実施例のベリファイによってメモリセルのしきい値電圧の分布は図5の実線A~B,C~Dで示したようになる。つまり、"1"状態の下限電位は点

14

示したようになる。つまり、"1"状態の下限電位は点 Aの電位に、上限電位は点Bの電位に、"0"状態の下 限電位は点Cの電位に、上限電位は点Dの電位になるよ うに設定している。

【0054】一方、通常の読み出しにおけるソース電圧 は、上記図1に示すように、ベリファイ時の読み出しソ ース電圧より高い読み出し中間電位Vrm(1V)にす る。既に図27,28と容量-電位基本関係式で示した ように、ソース電圧を高くするとメモリセルのしきい値 電圧が低下する。その時、各メモリセルのしきい値の分 布状態は、図5の破線A′~B′及びC′~D′で示す ように、通常の読み出しにおける"1"状態の下限電位 は点A'の電位に、上限電位は点B'の電位に、"O" 状態の下限電位は点C'の電位に、上限電位は点D'の 電位になる。ここで、図5の破線で示したような分布に なるのは選択したメモリセルだけであり、非選択メモリ セルは実線に示す分布状態のままである。"1"状態の しきい値電圧の下限電位は非選択メモリセルを誤読み出 ししないために設定され、"1"状態のしきい値電圧の 上限電位は選択メモリセルの読み出し電流を確保するた めに設定されている。この条件に鑑み、従来のNOR型 不揮発性メモリにおける"1"状態のしきい値電圧の分 布は、図5の点線で示すように点Aから点B'の間に制 御しなければならない。一方、本実施例のベリファイで は、図5の実線の点Aから点Bの間に制御すればよい。 つまり、図26では、0~A′間が0.5 V以上でなけれ ばならないが、本実施例では、O~A間が0.5 V以上で あればよく、点A'における電位が負になってもよい。 したがって、マージンを大きくすることができる利点が ある。

【0055】なお、通常の読み出しにおける"0"状態のしさい値電圧の下限電位(点C'の電位)でも動作電流が流れない程度に過剰にしきい値電圧を高くしておく。

40 【0056】また、上記ベリファイ方法における読み出しでは選択ソース線の電位を例えば0.5 Vとしたが、これに限定されるものではない。

【0057】さらに、上記ベリファイ方法における読み出しでは、選択ビット線の電位をセンスアンプを介してVssにするとしたが、センスアンプがリファレンス電位を必要する場合には選択ビット線の電位を接地電位Vssより大きく選択ソース線の電位より小さくしてもよい。【0058】本実施例では、不揮発性メモリとしてフローティングゲートを備えたものを用いたが、MNOS(metal nitride oxide semiconductor)型メモリセル

などに代表されるMOSトランジスタのチャネル領域上 の絶縁膜に電子を注入して、しきい値電圧を変化させる タイプの不揮発性メモリトランジスタを用いてもよい。 【0059】 (第2実施例) 次に、読み出し時に非選択 ソース線の電位をフローティングする方法に係る第2実 施例について、図6~図9を参照しながら説明する。た だし、図7、図8は本第2実施例における読み出し動作 を説明する回路図及びタイミングチャートであるが、図 6, 図7は第2実施例と比較を行うために、第1実施例 における読み出し動作つまり非選択ソース線の電位をフ ローティングにしない場合の動作を説明する回路図及び タイミングチャートを示したものである。本実施例にお ける半導体記憶装置のブロック回路図は図24に示した 従来の不揮発性半導体記憶装置のブロック回路図と同一 であり説明は省略する。また、本実施例における半導体 記憶装置のメモリセルアレイ部の全体的な構造は、上記 第1実施例における図1に示す構造と同じであり、説明

【0060】図6は、上記図1に示すメモリセルアレイ 内のメモリセル (T11)及び (T21)、ビット線B1、 ソース線S1 , S2 、ソースデコーダSD1 , SD2 , センスアンプSA1 及びダミーセル (Td) の部分を詳 細に示す回路図である。ソースデコーダSD1 , SD2 内には、それぞれ各ソース線S1 、S2 に読み出し中間 電位Vrmを供給するためのMOSトランジスタTR1m. TR2mと、各ソース線S1 , S2 に接地電位Vssを供給 するためのMOSトランジスタTR1s, TR2sとが配置 されている。そして、MOSトランジスタTR1s, TR 2sのゲートには、それぞれ信号SDO1, SDO2 が供 給され、MOSトランジスタTR1m,TR2mのゲートに 30 は、それぞれ信号XDEC1, XDEC2 が供給され る。なお、この構造はソース線に印加する電位のタイミ ングを説明するために単純化したものであり、このよう な構造に限定されるものではない。

を省略する。

【0061】また、NBはビット線ノードであり、ビッ ト線B1とは、信号YSGによって制御される選択トラ ンジスタST1aを介して接続されている。NDはダミー ビット線ノードであり、ダミービット線DBLとは、信 号YSGによって制御される選択トランジスタST1bを 介して接続されている。TRdmはダミーセル(Td)の 40 ランジスタTR1s, TR2sは配置されていない。つま ドレインに読み出し中間電位を供給するためのMOSト ランジスタであり、信号DXDECによって制御される ものである。TRdrはダミーセル(Td)のソースに接 地電位を供給するためのMOSトランジスタであり、信 号RESETにより制御されるものである。

【0062】次に、図7のタイミングチャートを参照し ながら、第1実施例における読み出し動作について説明 する。 図7は、 メモリセル (T11) を読みだし、 次にメ モリセル (T21) を読みだし、その後、再度メモリセル

16 作として、信号YSGをHigh にし、選択トランジスタ ST1a, ST1bを導通させたまま、信号RESETをわ ずかの時間だけHishにして、ビットノードNBとダミ ービット線ノードDBとの電位を接地電位Vssにリセッ トする。次に、読み出し時においては、メモリセル (T 11)~(Tml)のいずれか1つを選択し、非選択ソース 線の電位を接地電位Vssに設定する一方、選択ソース線 の電位を読み出し中間電位Vrmに設定する。例えばメモ リセル (T11) を読みだす場合、信号SDO1 をLow に、信号SDO2 をHigh にした後、信号XDEC1 を Lowにし、信号XDE C2 をHigh に保持しておく。信 号XDEC1 をLowにすると同時に選択ワード線W1 を High にし、非選択ワード線W2 はLowに保持したまま にする。このとき、選択したメモリセル (T11)が "1"状態(低しきい値状態)ならばビット線ノードN Bの電位が変動し(約200m V程度)、"O"状態" (高しきい値状態) ならばビット線ノードNBの電位は 変動しない。これと同時に、ダミーセル(Td)によっ て、ダミーセルビット線ノードNDはリファレンス電位 に保持される。そして、ビット線ノードNBとダミーセ ルビット線ノードNDとの電位差がある程度以上になる タイミングを見計らって、ビット線B1 とセンスアンプ SA1 との接続を切り離すべく、信号YSGをLowに、 選択ワード線W1 の電位をLowに、信号XDEC1 をH igh に、信号SDO1 をLowにする。その直後に。セン スアンプSA1 を活性化させるべく、信号 I SAEをし wにし、これによりビット線ノードNBとダミーセルビ ット線ノードNDとの電位差が増幅される。メモリセル (T21)を選択して読みだす場合も同様であり、説明は 省略する。

【0063】次に、図8は、第2実施例におけるメモリ セルアレイ内のメモリセル (T11)及び (T21)、ビッ ト線B1、ソース線S1, S2、ソースデコーダSD1 , SD2, センスアンプSA1及びダミーセル (Ta)の部分を詳細に示す回路図である。ソースデコーダ SD1, SD2内には、それぞれ各ソース線S1, S2 に読み出し中間電位Vrmを供給するためのMOSトラン ジスタTR1m,TR2mとが配置されているが、各ソース 線S1, S2 に接地電位Vssを供給するためのMOSト り、非選択ソース線の電位はフローティングに設定され ることになる。

【0064】次に、図9を参照しながら、第2実施例に おける読み出し動作について説明する。図9は、メモリ セル(T11)を読みだし、次にメモリセル(T21)を読 みだし、その後、再度メモリセル (T11) を読みだす場 合の各信号の変化を示す。予備動作として、信号YSG をHigh にし、選択トランジスタST1a, ST1bを導通 させたまま、信号RESETをわずかの時間だけHigh (T11)を読みだす場合の各信号の変化を示す。予備動 50 にして、ビットノードNBとダミービット線ノードDB

. .

との電位を接地電位Vssにリセットする。次に、読み出 し時においては、メモリセル (T11)~ (Ta1)のいず れか1つを選択し、非選択ソース線の電位を接地電位V ssに設定する一方、選択ソース線の電位を読み出し中間 電位Vmに設定する。例えばメモリセル (T11)を読み だす場合、信号XDEC1をLowにし、信号XDEC2 をHigh に保持しておく。信号XDEC1 をLowにする と同時に選択ワード線W1 をHigh にし、非選択ワード 線W2 はLowに保持したままにする。このとき、選択し たメモリセル (T11) が "1" 状態 (低しきい値状態) ならばビット線ノードNBの電位が変動し(約200mV 程度)、"0"状態"(高しきい値状態)ならばビット 線ノードNBの電位は変動しない。これと同時に、ダミ ーセル(Td)によって、ダミーセルビット線ノードN Dはリファレンス電位に保持される。そして、ビット線 ノードNBとダミーセルビット線ノードNDとの電位差 がある程度以上になるタイミングを見計らって、ビット 線B1 とセンスアンプSA1 との接続を切り離すべく、 信号YSGをLowに、ワード線W1 の電位をLowに、信 号XDEC1 をHigh にする。その直後にセンスアンプ 20 SA1 を活性化させるべく、信号 I SAEをLowにし、 これによりビット線ノードNBとダミーセルビット線ノ ードNDとの電位差が増幅される。メモリセル (T21) を選択して読みだす場合も同様であり、説明は省略す

【0065】次に、上記第1実施例と第2実施例との読みだし動作について比較する。第1実施例における読みだし方法では、すべてのソース線の電位はMOSトランジスタTR1s, TR2s等によって接地電位にリセットされるので、ソース線の充放電が生じ、その分だけ電力が30消費される。

【0066】それに対し、第2実施例では、非選択ソー ス線の電位はすべてフローティングに保持されるので、 ソース線の充放電は原則として生じない。ただし、例え ばソース線S2 に接続されているメモリセルにデアレッ ション化しているものが1個以上あればリセット時にソ ース線S2 の電荷はデプレッション化しているメモリセ ルを通ってビット線に放電され、接地電位Vssにリセッ トされる。したがって、再びソース線S2 上のメモリセ ルを読みだす場合には、ソース線S2 を接地電位Vssか 40 ら読みだし中間電位Vrmまで充電しなければならず、そ の分だけ電力が余分に消費される。しかし、例えばソー ス線S1 に接続されるすべてのメモリセルがデプレッシ ョン化していないときには、ソース線S1 の電荷はリセ ット時にビット線に放電されることはなく、リーク電流 などにより幾分電位が低下したとしても、ほぼ読みだし 中間電位Vrmに保持される。したがって、再びソース線 S1 上のメモリセルを読みだす場合には、ソース線の充 放電は極めて少なく、よって、消費電力の低減を図るこ とができる。

【0067】(第3実施例)次に、第3実施例の半導体記憶装置及びその駆動方法について、図10~18を参照しながら説明する。本実施例における半導体記憶装置のブロック回路図と4に示した従来の不揮発性半導体記憶装置のブロック回路図と同一であり説明は省略する。図10には、本実施例における半導体記憶装置のメモリセルアレイ部を示し、基本的な構造は上記第1実施例における図1に示す構造と同じである。すなわち、各トランジスタT11~Tmoを内蔵するメモリセルをm行n10列の行列状に配置して構成され、メモリセル(T11)~(Tm)、ワード線W1~Wm、ビット線B1~Bn、ソース線S1~Sm、各列選択用トランジスタST1~

18

STn、センスアンプSA1 $\sim SAn$ 、ロウデコーダR D1 $\sim RDm$ 、カラムデコーダ、ソースデコーダSD1 $\sim SDm$ の構造と配置関係は、第1実施例における図1 に示す構造と同じである。

【0068】ここで、本実施例の特徴として、図1に示 す構成に加え、各トランジスタT11~Tmnのソースと各 ソース線S1 ~Sm との間に、ソース線側からトランジ スタ側への電流の流通のみを許容するダイオードD11~ Dmがそれぞれ配置されている。そして、この各ダイオ ードD11~Dmにより、各経路P11~Pmにおいて、各 トランジスタT11~Tmのソースからドレイン方向(順 方向) に流れる電流は各トランジスタT11~Tmの動作 電流とほぼ等しく、ドレインからソース方向(逆方向) に流れる電流はほとんど遮断されあるいは低減されると いう電流特性が得られる。すなわち、このダイオードD 11~Danは電流の方向によって抵抗値が変化する異方向 抵抗部である。ただし、異方向抵抗部は、逆方向におけ る電流値がほぼ完全に遮断されるというダイオードとし ての機能を必ずしも有しなくても、逆方向の電流値が順 方向に比べて小さいものも含まれるが、以下の実施例で は、便宜上すべてダイオードとして表現する。

【0069】次に、図10を参照しながら、本実施例に おける読み出し方法について説明する。ここではワード 線W2 、すなわちメモリセル (T21) ~ (T2□)を一括 に読み出す場合について説明するものとし、メモリセル (T11)と(T12)はデプレッション化していると仮定 する。選択ワード線W2 の電位を読み出し電源電圧Vcc (例えば5V)に設定し、非選択ワード線W1、Wmの 電位を接地電位Vss(例えばOV)に設定する。同時に 選択ソース線S2 の電位を読み出し中間電位Vrm (例え ば1V)に設定し、非選択ソース線S1、Smの電位を 接地電位Vssに設定する。また、ビット線B1~Bnの 電位をセンスアンプを介して接地電位Vssに設定する。 実際には、ビット線B1 ~Bn にはセンスアンプが接続 されているため、ビット線B1~Bn の電位は接地電位 Vssから僅かに変動するが、ここでは説明を簡単にする ために、ビット線B1 ~Bn の電位は一定の電圧 (接地 50 電位Vss) であるとする。例えば、メモリセル (T22)

が "O" 状態ならばメモリセル (T22) は作動せず電流 を流さない。また、メモリセル (T12) は過剰にデプレ ッション化しているが、ビット線B2 とソース線S1 の 電位が同じでVssであるため、メモリセル (T12) には 電流が流れない。したがって、ビット線 B2には電流が 流れず、メモリセル (T22) が "O" 状態にあることを 検知できる。一方、例えば、メモリセル (T21) が

"1" 状態ならばメモリセル (T21) が作動して電流が 流れ、ビット線B1 には電流が流れ、メモリセル(T2 1)が"1"状態にあることを検知できる。

【0070】ここで、メモリセル (T11) はデプレッシ ョン化しているが、本実施例では第1実施例と異なり、 メモリセル (T21) が作動してビット線B1 に流れた電 流が、メモリセル (T11) を経てソース線S1 に流れ出 てしまうことをダイオードD11によって防いでいる。ま た、非選択ソース線S1 と全てのビット線の電位が等し くVssであるために電流は流れにくい。ダイオードD11 は逆バイアスでも僅かにリーク電流を流すが、実施例の ワード線に接続されている全てのメモリセルを一括に読 み出す方法では上記リーク電流をも抑制することができ 20 低消費電力化できる。

【0071】以上のように、ワード線₩2 とソース線S 2 にのみに読み出し用の電位を印加するだけで、メモリ セル (T21)~ (T2m)を一括に読み出すことができ、 読み出し頻度が多い場合やベリファイ時の読み出し動作 では充放電する配線が従来の不揮発性半導体記憶装置に 比べて少なく、低消費電力化できる。

【0072】また、ビット線と非選択ソース線は接地電 位になっているため、非選択メモリセルにおけるドレイ しきい値低下に起因する誤読み出しは起こらない。

【0073】なお、上記選択ソース線には読み出し中間 電位が印加されて、ソース電圧による選択メモリセルの しきい値低下が起こる。ソース電圧による選択メモリセ ルのしきい値低下を積極的に利用して、読み出し動作速 度を高速にしてもよく、また、ソース電圧による選択メ モリセルのしきい値低下を防止してもよく、これらは第 1 実施例と同様に適用できる。これらに関しては既に第 1 実施例で述べており、説明は省略する。

【0074】次に、本実施例においてワード線の電位を 接地電位Vssにしたまま読み出す方法について説明す る。読み出し方法は図10で示した読み出し方法におい て全てのワード線W1 ~Wm の電位を接地電位Vss (例 えば0V)に接地したものであり、図面は省略する。本 実施例の"1"状態におけるメモリセルのしきい値電圧 を予め負に設定しておけば、メモリトランジスタはワー ド線の電位を接地電位Vss (例えばOV)にしても、

"1"状態ならば電流を流し、"0"状態ならば電流を 流さないため、図10で示した読み出し方法において全 てのワード線W1 ~Wm の電位を接地電位Vss (例えば 50 図12(c)に示す工程では、タングステンシリサイド

OV) に設定しても、メモリセルの状態をピット線電流 を検知することでデータを読みだせる。すなわち選択ソ ース線S2 の電位を読み出し中間電位Vrm (例えば1 V)に設定し、非選択ソース線S1,…,Smの電位を 接地電位Vssに設定し、ビット線の電位をセンスアンプ を介して接地電位Vssに設定することでソース線で選択 したメモリセル (T21)~(T2m)を一括で読み出すこ とができるのである。したがって読み出し時にワード設 電位の変動がなく一層の低消費電力化と低電源電圧化が 10 可能である。

20

【0075】上記第3実施例の読みだし方法では、選択 ソース線の電位を読み出し中間電位Vrm (例えば1V) としたが、選択ソース線の電位は読み出し電源電圧Vcc としてもよい。

【0076】上記第3実施例の読みだし方法ではビット 線の電位をセンスアンプを介して接地電位Vssに設定す るとしたが、センスアンプがリファレンス電位を必要す る場合には選択ビット線の電位を接地電位Vssより高く 読み出し中間電位Vrmより低く設定してもよい。

【0077】上記実施例における読み出し動作では、選 択ソース線に読み出し中間電位が印加されて、ソース電 圧による選択メモリセルのしきい値低下が起こる。ソー ス電圧による選択メモリセルのしきい値低下を積極的に 利用して、読み出し動作速度を高速にしてもよく、ま た、ソース電圧による選択メモリセルのしきい値低下を 防止してもよく、これらは第1実施例と同様に適用でき る。これらに関しては既に第1実施例で述べており、説 明は省略する。

【0078】本実施例における異方向抵抗部を有する半 ン電圧によるしきい値低下はなく、ドレイン電圧による 30 導体記憶装置の構造には各種のものがある。以下、その 構造例及びその製造工程について説明する。

> 【0079】図11(a)~(c)及び図12(a)~ (c)は、第1構造例に係るメモリセルの製造工程を示 すものである。図11(a)に示す工程では、P型半導 体基板1の上に、トンネルSiO2 膜2. フローティン グゲート3、容量絶縁膜4、コントロールゲート5及び 保護用SiO2 膜を形成し、スタック型フローティング ゲート構造を形成する。 図11(b)に示す工程では、 基板全面にレジストフを塗布した後ダイオードを形成す る領域を開口し、P+ イオン注入を行ない、低濃度のn - 層9を形成する。図11(c)に示す工程では、レジ スト10を塗布した後ダイオードを形成する領域を残し て開口し、As+ イオン注入を行ない、高濃度のn+ 層 21を形成する。図12(a)に示す工程では、保護膜 としてSiO2 膜22をCVD法により堆積する。図12 (b) に示す工程では、レジスト23を塗布してダイオ ードを形成する領域を開口し、異方性エッチング法によ りSiO2 膜22をエッチングバックしダイオードを形 成する領域のゲート側壁にサイドウオール24を残す。

膜25をパターニングし、ショットキーダイオードを形成する。上記タングステンシリサイド膜25は配線層としてパターニングしてもよいし、コンタクトの埋め込み層としてパターニングしてもよい。以上の工程で形成されたショットキーダイオードが異方向抵抗部として機能する。

【0080】次に、図13(a)~(d)は、第2構造 例に係るメモリセルの製造工程を示すものである。図1 3(a)に示す工程では、P型半導体基板1の上に、ト ンネルSi〇2 膜2, フローティングゲート3、容量絶 10 縁膜4、コントロールゲート5及び保護用SiO2膜を 形成し、スタック型フローティングゲート構造を形成す る。図13(b)に示す工程では、レジスト25を塗布 し、ダイオードを形成する領域を残して開口し、As+ イオン注入を行い高濃度 n+ 層27を形成する。図13 (c)に示す工程では、SiO2 膜を堆積してエッチバ ックすることでサイドウオール28を形成する。 図13 (d) に示す工程では、As+ イオン注入を行い高濃度 n+ 層30を形成する。図13(d)ではn+ 層30は フローティングゲートからオフセットされており、オフ 20 セットの大きさはサイドウオール28の膜厚で制御す る。図13(d)に示すオフセット領域29が異方向抵 抗部として機能する。図13(d)に示すメモリセルの 例は明確なダイオード構造を有していないが、ダイオー ドと同様の特性が得られる。図14は、図13(d)に 示すオフセットトランジスタの電気特性をシミュレーシ ョンしたものである。縦軸はトランジスタの動作電流、 横軸はゲート (フローティングゲート) 電圧であり、実 線はオフセット領域29と隣接するn+ 層を高電位にし た場合(順方向)の特性を、点線はオフセット領域29 30 と隣接するn+層30を低電位にした場合(逆方向)の 特性をそれぞれ示す。ゲート長は0.5 ミクロンでオフセ ット量は0.2 ミクロンであり、ドレイン-ソース間電圧 は1 Vである。同図から、順方向と逆方向では電流値が 2桁以上異なっていることがわかる。

【0081】図15(a)~(c)は、第3構造例に係るメモリセルの製造工程を示す。図15(a)に示す工程では、上記第1、第2構造例の製造工程と同様に、スタック型フローティングゲート構造を形成する。図15(b)に示す工程では、レジスト31を塗布し、ダイオ 40ードを形成する領域を残して開口し、斜め方向からのBF2+イオン注入を行って、ゲート下に深く入り込んだp層33を形成する。BF2+イオン注入は大傾角で行うことが望ましく、45度 60KeV 6E12atoms/cm2 が適当と思われるが、この条件に限定されるものではない。図15(c)に示す工程では、As+イオン注入を行い高濃度n+層30を形成する。図15(c)に示すように、まずp層33を形成して高濃度n+層30を後退させたことにより、p層33一高濃度n+層30間がダイオードとして機能する。

【0082】なお、p層33の濃度を濃くしてn+層3 0がゲートに対してオフセットになってもよい。図15 のメモリセルの例は図13のメモリセルの例よりもサイ ドウオール工程が必要ないと言う特徴がある。図16 は、図15(c)の構造を有するメモリセルの電気特性 をシミュレーションしたものである。縦軸はトランジス 夕の動作電流、横軸はゲート(フローティングゲート) 電圧であり、実線は順方向の特性を、点線は逆方向の特性をそれぞれ示す。ゲート長は0.5ミクロンでp層33 の濃度は1E18atoms/cm3であり、オフセット状態にはなっていず、ドレイン-ソース間電圧は1Vである。順 方向と逆方向では電流値が1桁以上異なっていることが わかる。

22

【0083】図17(a)~(c)及び図18(a), (b)は、第4構造例に係るメモリセルの製造工程を示 すものである。図17 (a)~(c)に示す工程では、 図12(a)~(c)に示す工程と同様に、スタック型 フローティングゲート構造を形成しPNダイオードを形 成する領域にP+ イオン注入を行ない、低濃度のn-層 9を形成し、PNダイオードを形成しない領域にAs+ イオン注入を行ない、高濃度のn+層21を形成する。 その後、図18(a)に示す工程で、保護膜としてSi O2 膜22をCVD法により堆積する。次に、PNダイ オードを形成する領域にSiO2膜22をエッチングバ ックしPNダイオードを形成する領域のゲート側壁にサ イドウオール24を残す。その後、図18(b)に示す ように、レジスト31を塗布し、PNダイオードを形成 する領域を開口し、BF2+イオン注入を行ってp層61 を形成する。これにより、p層61-n-層9間に異方 向抵抗部として機能するPNダイオードが形成される。 【0084】以上に示したメモリセルは従来のスタック 型フローティングゲート構造メモリーセルトランジスタ のソース領域に相当する領域にダイオードが形成されて おり、メモリセルの面積を増加させることはない。 【0085】なお、本実施例の不揮発性メモリにはフロ ーティングゲートを備えたものを用いたが、MNOS (metal nitride oxide semiconductor)型メモリセル などに代表される、MOSトランジスタのチャネル領域 上の絶縁膜に電子を注入して、しきい値電圧を変化させ るタイプの不揮発性メモリトランジスタを用いてもよ

【0086】(第4実施例)以下、第4実施例の半導体記憶装置の駆動方法について、図19~図23を参照しながら説明する。本実施例における半導体記憶装置のブロック回路図は図24に示した従来の不揮発性半導体記憶装置のブロック回路図と同一であり説明は省略する。図19は本実施例における半導体記憶装置のメモリセルアレイの構造を高算徴化のために改良したものである。本実施例では、図19に示すように、例えば2個のメモリセル

(T21a)と(T21b)のドレインは共通の配線を介し て共通のビット線B1 に接続されており、メモリセル (T21a)のソースはソース線S2に、メモリセル(T 21b) のソースはソース線S3 にそれぞれ接続されてい る。すなわち、一対のメモリセル (T21a), (T21b))のソースは個別のソース線S2 、S3 に接続される 一方、各メモリセル(T21a) , (T21b)のドレイン は共通のビット線B1 に接続されている。また、この一 対のメモリセル (T21a), (T21b) の隣接領域には メモリセルが配置されていない。そして、ビット線B2 に対し、各一対のメモリセル (T12a), (T12b)と (T32a), (T32b)とが2ビット分の間隔を隔てて 配置されている。メモリセル(T12b)のソースは、メ モリセル (T21a) と共通のソース線 S2 に接続されて いる。他方の一対のメモリセル (T32a) 、 (T32b) の接続状態も同様である。

【0087】以上の結果、ソース線S1、S2の間に2 本のワード線W1a、W1bを、ソース線S2、S3 の間に 2本のワード線W2a、W2bを配置し、ビット線B1 ~B3 は、ワード線とソース線とに直行するように配置する。 そして、これらの配線で形成される行列上の領域に、2 ビット一組のメモリセル (T) がチェッカー模様状に配 置されている。なお、各メモリセル (T) のゲートはワ ード線に接続され、NOR型メモリセルを配置してい る。また、ワード線W1a、W1b~W3a、W3bはそれぞれ ロウデコーダに、ソース線S1 ~S3 はそれぞれソース デコーダに、ビット線B1 ~B3はそれぞれ列選択用トラ ンジスタST1 ~ST3 を介してセンスアンプSA1 ~ SA3 に接続され、カラムデコーダに接続されている。 【0088】また、図20に示す構造では、上記図19 30 に示すチェッカー模様状のメモリセルアレイ構造におい て、各メモリセルを構成するメモリトランジスタのソー ス側に上記第3実施例で述べたような異方向抵抗部を介 設した例を示す。 この例ではソース線 S1 , S2 , …と メモリトランジスタの間にダイオードD12a , D12b, D 21a , …が配置されているが、各ドレインとメモリト ランジスタとの間にダイオードを配置してもよい。 【0089】次に、本実施例におけるメモリセル (T) の構造について説明する。図21(a)はビット線方向 の構造を示す断面図、図21(b)はそれに対応する平 40 面図である。また、図22は平面図においてフローティ ングゲートのパターニングを示したものである。 図23 はメモリセル単体のワード線方向の構造断面図を示す。 各図において、51は素子分離、52はソース配線、5 3は保護絶縁膜、54は層間絶縁膜、55はビット配 線、56はソース線コンタクト、57はピット線コンタ クト、58は活性領域、59はパターニング後のフロー ティングゲートである。図18に示すように、長辺方向 がデザインルールLの5倍で短辺方向がデザインルール Lの長方形状の活性領域58を折り重なるように形成

2.4 し、フローティングゲート59は上記活性領域58の長 辺方向に直線状にパターニングする。図21(b)に示 すようにワード線であるコントロールゲート 5 はデザイ ンルールのラインとスペースで等間隔にパターニングさ れ、容量絶縁膜4とフローティングゲート59とトンネ ルSiO2 膜2を自己整合的にエッチングする。ソース 30をイオン注入により形成し、形成後SiO2膜22 を堆積する。Si〇2 膜22をエッチバックし、サイド ウオール28を形成し、イオン注入によりオフセットド 10 レイン27を形成する。オーバーサイズでビットコンタ クト57を露光し、配線材料とSiO2膜53を堆積 し、ソース配線52をパターニングする。層間膜54を 堆積し、ビットコンタクト57をオーバーサイズで露光 し、層間膜54をエッチバックし、ビットコンタクト5 7を開ける。配線材料を堆積し、ビット配線55をパタ ーニングする。図21(b)の平面図に示すようにメモ リセルのチャネル幅方向はビット線のデザインルールと ビットコンタクト57のマスクの合わせマージンにより 律速されている。図23に示すように、メモリセル単体 のワード線方向の構造断面は活性領域に対してフローテ ィングゲート3が非対称形である。このことは上記フロ ーティングゲート59を上記活性領域58の長辺方向に 直線状にパターニングしたことに起因するもので、デザ インルールが小さくなるほど直線状の方がパターニング しやすく、微細化できる利点がある。

【0090】なお、図21等に示すレイアウトはマスクの合わせマージンをデザインルールの半分と仮定しており、セル面積はデザインルールの二乗の11倍になっているが、マスクの合わせマージンは露光技術に依存するものであり、デザインルールの半分に限定しなくてもよい

【0091】なお、図21等に示すメモリセルは、上記図13(d)に示したオフセット領域を内蔵した構造を有するフローティングゲートメモリセル(第3実施例における第2構造例)を用いているが、これに限定するものではなく、第1,第3,第4構造例に示す構造のメモリセルを用いてもよい。

【0092】また、本実施例において、活性領域58を 長方形としたが、露光技術などの必要に応じて部分的に 変形してもよい。

【0093】さらに、本実施例において、フローティングゲート59とコントロールゲート5とソース配線52 は直線状であるとしたが、露光技術などの必要に応じて部分的に変形してもよい。

【0094】また、本実施例においてソース配線52は 配線材料であるとしたが、拡散層で形成してもよい。 【0095】次に、図19を参照しながら、本実施例の 読み出し方法について説明する。本実施例では読み出し 方法は第1実施例と同様の電圧関係で読み出す。図19 50 あるいは図20に示すように、例えば2本のワード線W

1b, W2aの電位を読み出し電源電圧 (例えば、5 V) に、非選択ワード線W1a, W2b~W3bの電位を接地電位 (例えば、0 V)にし、ソース線S2 の電位を読み出し 中間電位(例えば、1 V)にし、非選択ソース線S1, S3 ~S4 の電位を接地電位 (例えば、0 V)、全ての ビット線の電位をセンスアンプを介して接地電位 (例え ば、0 V) にし、ワード線W1b. W2aに接続されている 全てのメモリセルを一括読み出しする。

【0096】なお、図20の構造のごとく、第3実施例 の場合には、第3実施例と同様にワード線の電位を接地 電位にしたまま読み出してもよい。

【0097】また、デプレッション化するメモリセルが 発生しないように、しきい値電圧を制御すれば、第1実 施例と同様に1本のワード線を一括に読み出すようにし てもよい。

【0098】なお、本実施例の不揮発性メモリにはフロ ーティングゲートを備えたものを用いたが、MNOS (metal nitride oxide semiconductor)型メモリセル などに代表される、MOSトランジスタのチャネル領域 20 上の絶縁膜に電子を注入して、しきい値電圧を変化させ るタイプの不揮発性メモリトランジスタを用いてもよ 11.

[0099]

【発明の効果】以上説明したように、請求項1又は2の 発明によれば、不揮発性メモリセルを行列上に配列した メモリセルアレイ構造を有する半導体記憶装置におい て、メモリセルの記憶内容を読みだす際、ビット線の電 位を選択ソース線の電位よりも低く設定するようにした ので、非選択メモリセルの誤差動による誤読み出しを可 30 及的に防止することができる。

【0100】請求項3の発明によれば、非選択ソース線 の電位をビット線の電位に等しく設定するようにしたの で、選択ビット線に接続されるメモリセルにおける誤読 み出しを確実に防止することができる。

【0101】請求項4の発明によれば、ソース線におけ る充放電の抑制により、消費電力の低減を図ることがで

【0102】請求項5の発明によれば、メモリセルの記 憶内容の読み出しの際、選択ソース線上のメモリセルを 一括読み出しするようにしたので、読み出し回数の低減 とソース線における充放電の回避とを図ることができ、 よって、消費電力の顕著な低減を図ることができる。

【0103】請求項6の発明によれば、メモリセルの記 **徳内容の読み出しの際、非選択ビット線の電位をフロー** ティングにするようにしたので、ビット線上への充放電 による電力の消費を抑制することができる。

【0104】請求項7の発明によれば、ベリファイ時の 読み出し動作のソース電圧を通常の読み出し動作のソー

26 しきい値の設計マージンを大きく確保することができ

【0105】請求項8の発明によれば、ソース電圧によ るしきい値電圧の低下を大きくようにしたので、メモリ セルの相互コンダクタンスを大きくして読み出し動作を 高速にすることができる。

【0106】請求項9又は10の発明によれば、不揮発 性メモリセルにスプリットゲート構造でソース側にフロ ーティングゲートを設けたメモリトランジスタを用いた と同様にダイオードを介設した構造のメモリセルアレイ 10 ので、フローティングゲートのソース側の容量結合比を 大きくドレイン側の容量結合比を殆ど0にすることがで き、よって、ソース電圧によるしきい値電圧の低下量を 大きくすることができる。

> 【0107】請求項11の発明によれば、読み出し電圧 を接地電圧に設定して、メモリセルの記憶内容の読み出 しを行うようにしたので、読み出し時におけるワード線 の電位の変動をなくすことができ、よって、消費電力の 低減を図ることができる。

【図面の簡単な説明】

【図1】第1実施例の半導体記憶装置の構成及び読み出 し動作を説明するための電気回路図である。

【図2】第1実施例の非対称ソース、ドレイン構造を有 するメモリセルの断面図である。

【図3】第1実施例のスプリットゲート構造を有するメ モリセルの断面図である。

【図4】第1実施例のオフセット構造を有するメモリセ ルの断面図である。

【図5】第1実施例のメモリセルのしきい値電圧分布の 概略図である。

【図6】第1実施例の半導体記憶装置のメモリセルアレ イの詳細構造を示す電気回路図である。

【図7】第1実施例の読みだし方法における各部の信号 の変化を示すタイミングチャート図である。

【図8】第2実施例の半導体記憶装置のメモリセルアレ イの詳細構造を示す電気回路図である。

【図9】第1実施例の読みだし方法における各部の信号 の変化を示すタイミングチャート図である。

【図10】第3実施例のメモリセルアレイの構成と読み だし方法とを説明するための電気回路図である。

【図11】第3実施例の第1構造例に係るメモリセルの 製造工程のうち π+ 層を形成するまでの工程における構 造の変化を示す断面図である。

【図12】第3実施例の第1構造例に係るメモリセルの 製造工程のうちSiO2 膜の形成後ショットキーダイオ ードを形成するまでの工程に工程における構造の変化を 示す断面図である。

【図13】第3実施例の第2構造例に係るオフセット構 造メモリセルの製造工程における構造の変化を示す断面 図である。

ス電圧より低くするようにしたので、半導体記憶装置の 50 【図14】第3実施例の第2構造例に係るオフセット構

造メモリセルの電気特性をシミュレーションした結果で ある。

【図15】第3実施例の第3構造例に係るメモリセルの 製造工程における構造の変化を示す断面図である。

【図16】第3実施例の第3構造例に係るメモリセルの 電圧-電流特性のシミュレーション結果を示す図である。

【図17】第3実施例の第4構造例に係るメモリセルの 製造工程のうちn+層を形成するまでの工程における構造の変化を示す断面図である。

【図18】第3実施例の第4構造例に係るメモリセルの 製造工程のうちSiO2 膜の形成後PNダイオードを形成するまでの工程に工程における構造の変化を示す断面 図である。

【図19】第4実施例のメモリセルアレイの構成及び読みだし動作を説明するための電気回路図である。

【図20】第4実施例のダイオードを設けたメモリセルアレイの構成及び読みだし動作を説明するための電気回路図である。

【図21】第4実施例のメモリセルの構造を示す断面図 20 及び平面図である。

【図22】第4実施例の半導体記憶装置のメモリセルの フローティングゲートのパターニング状態を示す平面図 である。

【図23】第4実施例の半導体記憶装置のメモリセル単体のワード線方向の構造を示す断面である。

28 【図24】従来の半導体記憶装置の全体構成を示すプロック図である。

【図25】従来の半導体記憶装置のメモリセルアレイの 構成及び読み出し動作を説明するための電気回路図であ る。

【図26】従来の半導体記憶装置のメモリセルのしきい 値電圧分布図である。


【図27】従来の半導体記憶装置のメモリセルの容量結合の状態を断面状態で示す図である。


10 【図28】従来の半導体記憶装置の電気特性を示す特性 図である。


【符号の説明】


- 1 半導体p基板
- 2 トンネルSiO2 膜
- 3 フローティングゲート
- 4 容量絶縁膜
- 5 コントロールゲート
- 11 メモリトランジスタ
- 12 ワード線
-) 13 ビット線
 - 14 ソース線
 - 17 ダイオード
 - 18 センスアンプ
 - 24、28 サイドウオール
 - 104 ソースデコーダ回路


【図1】





























__

【図11】 【図12】 (容量是核液) 7-6(SiOz##) -22(5102)) (トンキル5i02度)2 (a) (a) 1(半導体基板) P*11/注入 24(サイドウォール) 9(パ潛) (b) (b) As*1オン注入 25(WSix 限) 777777 (¢) (c)





- ----






and the second s






【図19】




.

【図20】




【図21】




(b) 555L 454 55

セル面積=2×5.5×L×L


【図27】



【図25】





【図26】



しきい値電圧 (V)

【図28】





フロントページの続き

(51) Int. Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/788

29/792

HO1L 27/10

434

29/78

371

(72)発明者 森 俊樹

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 中尾 一郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内